Проектирование и практическая реализация комплекса лабораторных работ по «Микропроцессорной технике»

Здравствуйте Ув председатель и члены комиссии.
Вашему вниманию предоставляется дипломная работа на тему: «Проектирование и практическая реализация комплекса лабораторных работ по «Микропроцессорной технике» в программе ElectronicsWorkBench».
Данная работа является актуальной, так как при изучении курса общих технических дисциплин, как правило, используются традиционные методы проведения лабораторных работ с применением различных аппаратно-технические средств: электроизмерительные приборы (вольтметры, осциллографы и т.п.), специальные лабораторные стенды. Для повышения качества учебного процесса за счет сокращения времени на подготовительные операции может применяться Workbench. Анализ возможностей использования компьютерных программ для достижения данной цели привел к выводу о возможности использования инженерных систем проектирования и анализа электронных схем, получивших в последнее время широкое распространение. Такие системы обладают стандартным, интуитивно понятным интерфейсом, требуют минимум времени для их освоения. Кроме того, в отличие от специально разработанных учебных программ, такие программы обладают более обширными возможностями, приучают студентов к самостоятельной работе и позволяют им не только получить представление о современных средствах разработки электронных устройств, но и развить свой творческий потенциал.
Целью данной дипломной работы является исследование схемотехнических решений ряда цифровых устройств, разработка структурных и принципиальных схем.
Комплекс лабораторных работ по «Микропроцессорной технике» состоит из 6 лабораторных работ. В каждой лабораторной работе приведена теоретическая справка по рассматриваемой теме, рассмотрен пример построения и оформления лабораторной работы, а также дано дифференцированное задание.
Лабораторная работа №1. Проектирование 16-ти простейших логических схем (Or, And и т.д.)
Рассмотрим пример построения (например Дизъюнкции) и оформление лабораторной работы:
Логическое сложение двух переменных А и В есть логическая функция F2, которая истинна тогда, когда истинна одна из двух входных переменных. F2 = A+B. Для функции логического сложения таблица истинности имеет вид:
Табл. 2 - Дизъюнкция - логическое сложение
А 0 0 1 1
В 0 1 0 1
F 0 1 1 1

Рис. 7. Графическая схема проектирования функции сложения
Графическая схема проектирования функции сложения, созданная в программе ElectronicsWorkbench приведена на рис. 7.

Рис. 8. Диаграммы входных и выходных сигналов
Для проверки можно сравнить диаграммы входных и выходных сигналов с таблицей истинности. Как видно на 1-ом такте А=1; B=0; F2=1. Сравним это с таблицей истинности и уведем, что Fn совпадают. При полном совпадении выходной функции на других тактах и при другом сочетании переменных можно сделать вывод, что построенная схема работает правильно.
Задание к данной л/р.
1. Используя пакет ElectronicsWorkbench спроектировать схемы логических функций;
2. Составить отчет о выполнении лабораторной работы в MS Word. В отчет включить построенные схемы и диаграммы входных и выходных сигналов каждой из выполненных схем;
3. Лабораторная работа выполняется в соответствии с вариантами (см. табл. 3).
Табл. 3.- Варианты заданий
N варианта F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15
1 + + +
2 + + +
3 + + +
4 + + +
5 + + +
6 + + +
7 + + +
8 + + +
9 + + +
10 + + +
11 + + +
12 + + +
13 + + +
14 + + +
15 + + +
16 + + +

Лабораторная работа №2. Проектирование дешифраторов и шифраторов
Комбинационная схема, преобразующая поступающий на входы код в сигнал только на одном из ее выходов, называется дешифратором.
В условных обозначениях дешифраторов и шифраторов используются буквы DC и CD (от слов decoder и coder соответственно).

Рис. 9. Схема дешифратора на 3 входа и 8 выходов
В приведенном примере на рис. 9 дешифратор имеет 3 входа, следовательно максимальное количество выходов будет равно 2^3=8.
Построение дешифратора на основе простых элементов, с помощью таблицы истинности (табл. 4) и составленных соответственно логических уравнений.
Табл. 4 - Таблица истинностей
A B C Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8
1 0 0 0 1 0 0 0 0 0 0 0
2 0 0 1 0 1 0 0 0 0 0 0
3 0 1 0 0 0 1 0 0 0 0 0
4 0 1 1 0 0 0 1 0 0 0 0
5 1 0 0 0 0 0 0 1 0 0 0
6 1 0 1 0 0 0 0 0 1 0 0
7 1 1 0 0 0 0 0 0 0 1 0
8 1 1 1 0 0 0 0 0 0 0 1
На рис. 10 приведена временная диаграмма работы дешифратора.


Рис. 10 - Диаграмма работы дешифратора на 3 входа и 8 выходов
Задание:
1. Используя пакет ElectronicsWorkbench спроектировать схемы на основе простейших элементов, используя для составления схемы таблицу истинности и проанализировать работы:
- Дешифратора;
- Шифратора;
2. Составить отчет о выполнении лабораторной работы в MS Word
3. В отчет включить:
- Схемы дешифратора и шифратора;
- Временные диаграммы работы дешифратора и шифратора;
Задания выполняются соответственно по вариантам:

Лабораторная работа №3. Проектирование мультиплексора и демультиплексора
Мультиплексором (multiplexor) - комбинационное устройство, обеспечивающее коммутацию одного из входов на общий выход под управлением сигналов на адресных входах.

Рис. 13. Схема мультиплексора
Синтез мультиплексора (рис. 13). Количество рабочих входов Nраб=2^Nадрес.
Табл. 5. Таблицаистинностимультиплексора
x0 x1 x2 I Y
0 0 0 i0 i0
0 0 1 i1 i1
0 1 0 i2 i2
0 1 1 i3 i3
1 0 0 i4 i4
1 0 1 i5 i5
1 1 0 i6 i6
1 1 1 i7 i7
y=x0^*x1^*x2^*i0 + x0^*x1^*x2*i1 + ... + x0*x1*x2*i7
На рис. 14 приведена временная диаграмма работы мультиплексора.

Рис. 14. Диаграмма работы мультиплексора
Демультиплексором - комбинационное устройство, обеспечивающее коммутацию единственного входа на один из выходов под управлением сигналов на адресных входах (рис. 15).

Рис. 15. Схема демультиплексора
Демультеплексор выполняет операцию обратную мультиплексору, т.е. преобразует передоваемый последовательный сигнал в парралельную комбинацию сигналов.
Табл. 6. Таблица истинности демультиплексора на 3 адресных входах
I x0 x1 x2 y0 y1 y2 y3 y4 y5 y6 y7
i0 0 0 0 i0 0 0 0 0 0 0 0
i1 0 0 1 0 i1 0 0 0 0 0 0
i2 0 1 0 0 0 i2 0 0 0 0 0
i3 0 1 1 0 0 0 i3 0 0 0 0
i4 1 0 0 0 0 0 0 i4 0 0 0
i5 1 0 1 0 0 0 0 0 i5 0 0
i6 1 1 0 0 0 0 0 0 0 i6 0
i7 1 1 1 0 0 0 0 0 0 0 i7
На рис. 16 приведена временная диаграмма работы демультепликсора

Рис. 16. Диаграмма работы демультиплексора
Задание:
1. Используя пакет ElectronicsWorkbench спроектировать схемы на основе простейших элементов, используя для составления схемы таблицу истинности и проанализировать работы:
• Мультиплексора;
• Демультиплексора;
2. Составить отчет о выполнении лабораторной работы в MS Word
3. В отчет включить:
• Схемы мультиплексора и демультиплексора;
• Временные диаграммы работы мультиплексора и демультиплексора;
Задания выполняются соответственно по вариантам:

Лабораторная работа №4. Сумматоры
Сумматор является простейшим цифровым устройством. Это узел ЭВМ, выполняющий арифметическое суммирование кодов чисел, т.е. он предназначен для сложения двух чисел, заданных в двоичном коде.
По числу входов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры.

Рис. 17. Схема полусумматора
Полусумматорами называются устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса. Полусумматор реализует лишь часть задачи суммирования, так как не учитывает входной величины – переноса из соседнего младшего разряда в данных(рис. 17). В табл. 7 приведена таблица истинности полусумматора. На рис. 18приведена временная диаграмма работы полуссуматора.
Табл. 7. Таблица истинности полусумматора
Xi Yi Si PI+1
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1


Рис. 17. Диаграмма работы полусумматора
Одноразрядный двоичный сумматор состоит из двух комбинационных схем: одна формирования Si, вторая для определения Pi. (рис. 18, 19). Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения.

Рис. 18. Схема однорязрядного двоичного сумматора

Рис. 19. Диаграмма работы однорязрядного двоичного сумматора
Одноразрядные сумматоры имеют три входа и обеспечивает сложение разрядов слагаемых и переносом из предыдущего разряда. (табл. 8).
Табл. 8. Таблица истинности сумматора
Xi Yi Pi Si Pi+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Задание:
1. Используя пакет ElectronicsWorkbench спроектировать схему на основе простейших элементов, используя для составления схемы таблицу истинности и проанализировать работу сумматора или схемы сравнения.
2. Составить отчет о выполнении лабораторной работы в MS Word в котороый включить:
• - схемы построенные в ElectronicsWorkbench;
• - временные диаграммы работы выполненых вами схем.
Задания по вариантам:

Лабораторная работа №5. Последовательностные системы - триггеры
Триггер - цифровой автомат, имеющий два устойчивых состояния равновесия либо 0, либо 1. Состояние триггера распознается по его входному сигналу. В схемах триггеры обычно имеют два выхода: прямой Q (называется также “выход 1”) и инверсный Q^ (“ выход 0”).
Типы триггеров.
Триггер типа RS имеет два входа раздельной установки в нулевое и единичное состояния. Воздействие по входу S (обозначен по первой букве слова set – установка) приводит триггер в единичное состояние, а воздействие по входу R (от первой буквы слова reset – сброс) – в нулевое. Одновременная подача сигналов S и R не допускается, что является недостатком для RS-триггера.
Асинхронный RS-триггер на элементах И-НЕ показан на рис. 9. Триггер образован из двух комбинационных схем И-НЕ, соединенных таким образом, что возникают положительные обратные связи, благодаря которым в устойчивом состоянии выходной транзистор одной схемы ИЛИ-НЕ закрыт, а другой открыт. На рис. 21 приведена временная диаграмма иллюстрирующая работу асинхронного RS-триггера.

Рис. 20. Схема асинхронного RS-триггера на элементах И-НЕ
Табл. 9. Таблица переходов асинхронного RS-триггера на элементах ИЛИ-НЕ
R S Q Примечание
0 0 Q Хранение
0 1 1 Установка 1
1 0 0 Установка 0
1 1 - Запрещено

Рис. 21. Диаграмма работы асинхронного RS-триггера
При R=1 и S=0 триггер устанавливается в нулевое состояние Q=0; при R=0 и S=1 он устанавливается в единичное состояние Q=1; при R=S=0 триггер сохраняет состояние, в котором он находился до момента поступления на его входы нулевых сигналов. При R=S=1 на прямом и инверсном выходах устанавливается нулевой сигнал. Триггероное кольцо превращается в два независимых инвертора, и при переходе к хранению (R=S=0) триггер может устанавливаться в любое состояние. Поэтому такая комбинация входных сигналов запрещена.
Синхронизируемый однотактный RS-триггер приведен на рис. 22. Такие RS-триггеры имеют два информационных входа R и S и вход синхронизации C. Кроме того, триггер может иметь несинхронизируемые входы R и S. В этом случае функционирование триггера осуществляется либо под воздействием несинхронизируемых входов при С=0, либо под воздействием синхронизируемых входов. В последнем случае на несинхронизируемых входах должны присутствовать сигналы, которые не влияют на состояние схемы. На рис. 23 приведена временная диаграмма иллюстрирующая работу синхронного однотактного RS-триггера.

Рис. 22. Схема синхронного RS-триггера

Рис. 23. Диаграмма работы синхронного RS-триггера
Табл. 10. Таблица переходов для однотактного RS-триггера
R S Q Примечание
1 1 Q Хранение
1 0 1 Установка 1
0 1 0 Установка 0
0 0 - Запрещено
Входная информация заносится в синхронизируемый однотактный RS-триггер через элементы входной логики 1 и 2 в момент поступления сигнала синхронизации С. В отсутствие сигнала синхронизации триггер может быть установлен в состоянии 0 путем подачи на несинхронизируемые вход R сигнала R=0.
Триггер типа D (от слова delay – задержка) принимает информацию по одному входу и реализует функцию временной задержки. D-триггер имеет только режимы установки 1 и 0. В связи с этим несинхронизируемый D-триггер не применяется, т.к. его выход будет просто повторять входной сигнал.
Табл. 12. Таблица истинности D-триггера
Inputs Outputs
D C S R Q Q^
X X 1 0 0 1
X X 0 1 1 0
X X 0 0 1 0
X 0 1 1 Q QB
X 1 1 1 Q QB
0 RE 1 1 0 1
1 RE 1 1 1 0


Рис. 26.Условное обозначение D-триггера
Параметры синхронного D- триггера:
D - информационный вход триггера
C - синхронизирующий вход
S - установка 1
R - установка 0
Q - информационный выход
Q^ - инверсный информационный выход
Параметры S и R служат для задания начальных условий
Триггер типа JK - универсален, с раздельной установкой нулевого и единичного состояния, в зависимости от соединения его входов он может работать как RS, T, D триггера. В отличие от триггера типа RS в нем не запрещена одновременная подача сигналов на оба входа. Входы J и K эквивалентны входам S и R установки триггера соответственно в состояния “1” и “0”.При объединении входов J и K и при подаче на них счетных импульсов.Вход J при раздельном использовании входов играет роль входа установки в единицу, а вход K - роль входа установки в нуль.

Рис. 27. Условное обозначение JK-триггера
Параметры синхронного JK-триггера:
C - синхронизирующий вход
J и K - информационные входы триггера
S - установка 1
R - установка 0
Q - информационный выход
Q^ - инверсный информационный выход
Параметры S и R служат для задания начальных условий (табл. 13)
Табл. 13. Таблица истинности синхронного JK-триггера
Inputs Outputs
J K C S R Q Q^
X X X 1 0 0 1
X X X 0 1 1 0
X X X 0 0 1 0
X X 0 1 1 Q QB
X X 1 1 1 Q QB
0 0 FE 1 1 Q QB
0 1 FE 1 1 0 1
1 0 FE 1 1 1 0
1 1 FE 1 1 QB Q
Триггер типа T называется триггером со счетным входом (или счетным триггером). Он изменяет свое состояние на противоположное каждый раз, когда на его вход приходит очередной сигнал. Обозначение триггера пришло от первой буквы анг.словаtoggle-защелка.
Т.к. в ElectronicsWorkbench не приводится T-триггер его можно получить объединив информационные входы JK-триггера.
Задание:
1. Используя пакет ElectronicsWorkbench спроектировать схемы RS, D, JK, T-триггеров на основе элементов, используя для составления схемы таблицу истинности и проанализировать работы триггеров.
2. Составить отчет о выполнении лабораторной работы в MS Word. В отчет включить:
• - схемы триггеров;
• - временные диаграммы работы триггеров.
Задания выполняются соответственно по вариантам:
1. Схема двухтактного RS-триггера на базе элементов ИЛИ-НЕ;
2. Схема двухтактного RS-триггера с использованием микросхемы приведенной ElectronicsWorkbench;
3. Схема D -триггера с использованием микросхемы приведенной в ElectronicsWorkbench;
4. Схема JK-триггера с использованием микросхемы приведенной в ElectronicsWorkbench;
5. Схема T-триггера с использованием микросхемы приведенной в ElectronicsWorkbench.
Примечание: Для построения и анализа работы T, D и JK триггеров используйте их условные обозначения.

Лабораторная работа №6. Двоичные счетчики
Счетчик – функциональный узел, предназначенный для подсчета числа входных сигналов и запоминания кода этого числа соответствующими триггерами. Результат счета в них записывается в двоичном коде. По назначению счетчики делятся на суммирующие, вычитающие.
Суммирующий счетчик работает по принципу суммирования сигналов, поступающих на его вход (табл. 14). На рис. 28 приведена функциональная схема трехразрядного суммирующего счетчика и временная диаграмма работы (рис. 29). В начальный момент времени все триггеры устанавливаются сигналом Уст 0 в состояние “0”. После прихода первого счетного импульса триггер Тг1 перейдет в состояние “1” и в счетчике зафиксируется код 001.Второй импульс, пришедший на вход, переведет Тг1 снова в состояние “0”. При этом возникает импульс переноса, который устанавливает следующий триггер Тг2 в состояние “1” и в счетчике зафиксируется код 010. После третьего входного сигнала Тг1 вновь прейдет в состояние “1”, а остальные триггеры останутся в прежнем состоянии. Так будет продолжаться до тех пор, пока счетчик не просуммирует максимальное для трех разрядов число 710=1112. Восьмой импульс переведет Тг1 в состояние “02, возникший перенос поступит на Тг2 и также переведет его в состояние “0”. В свою очередь, импульс переноса со второго разряда переведет в состояние “0” и Тг3. В результате этого счетчик установится в исходное нулевое состояние (000)
Табл. 14.Таблица истинности суммирующего двоичного счетчика
Номер импульса Состояние триггеров
Q1 Q2 Q3
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0

Рис. 28. Схема суммирующего двоичного счетчика

Рис. 29. Диаграмма работы суммирующего двоичного счетчика
В вычитающем счетчике перенос от разряда берется не единичных, а с нулевых выходов триггеров. В вычитающем счетчике каждый поступающий на вход сигнал не увеличивает, а уменьшает содержимое счетчика на единицу (рис. 30). Временная диаграмма работы вычитающего счетчика приведена на риc. 31.
Табл. 15. Таблица истинности вычитающего двоичного счетчика
Номер
импульса Состояние триггеров
Q1 Q2 Q3
0 1 1 1
1 1 1 0
2 1 0 1
3 1 0 0
4 0 1 1
5 0 1 0
6 0 0 1
7 0 0 0
8 1 1 1


Рис. 30. Схема вычитающего двоичного счетчика

Рис. 31. Диаграмма работы вычитающего двоичного счетчика
Задание:
1. Используя пакет ElectronicsWorkbench спроектировать схемы на основе элементов, используя для составления схемы таблицу истинности и проанализировать работы:
• - Суммирующего счетчика;
• - Вычитающего счетчика.
2. Составить отчет о выполнении лабораторной работы в MS Word. В отчет включить:
• - Схемы счетчиков;
• - Временные диаграммы работы счетчиков.
Задания выполняются соответственно по вариантам:

Охрана труда


Исходя из выше сказанного, в данной дипломной работе рассмотрено проектирование и практическая реализация комплекса лабораторных работ по «Микропроцессорной технике» в программе ElectronicsWorkBench.
Комплекс лабораторных работ состоит из 6 заданий по проектированию цифровых устройств, таких как дешифраторы и шифраторы, мультиплексоры и демультиплексоры, сумматоры, триггеры, двоичные счетчики, а также простейшие логические схемы.
В работе представлен порядок проведения работ для разработки ряда цифровых устройств, их принципиальные схемы и принципы работы. А также рассмотрены основные принципы функционирования. Задания по выполняются соответственно по вариантам.
В дипломной работе была продемонстрирована работа и простота интерфейса пользователя комплекса ElectronicsWorkbench.
На примерах было рассказано о возможностях анализа радиоэлектронных устройств.